ELE-EÉlectronique numérique (mise en forme, comptage, conversion)

Comptage à consigne : compteur, comparateurs 4 bits en cascade, équation d'horloge et de validation, décision

Idée directrice

Un comptage n'a de sens que comparé à une consigne : on traduit la grandeur voulue (course ÷ pas, durée × fréquence) en nombre d'impulsions, on le code en BCD sur des switchers, et un comparateur logique 4 bits (7485, 4585) confronte le nombre compté à la consigne. Au-delà de 4 bits, les comparateurs se chaînent du poids faible vers les entrées de cascade du poids fort. Les sorties $A<B$ , $A=B$ , $A>B$ servent alors à valider l'horloge, à fournir une réceptivité au GRAFCET ou à piloter un contacteur.

Ce qui aide à reconnaître la démarche

« Déterminer le nombre d'impulsions » ; « la comparaison entre les sorties de la roue codeuse et celles du compteur » ; « la configuration des entrées de mise en cascade du comparateur » ; « le branchement en cascade les deux circuits intégrés 7485 » ; « L'entrée d'horloge de chaque compteur en fonction de la variable de l'étape »

Besoin d’un point de départ ? Voir la méthode

Nombre d'impulsions : $N=\dfrac{\text{course}}{\text{pas}}$ ou $N=t\cdot f=\dfrac{t}{T}$ ; puis un chiffre BCD par décade.
Comparateur seul ou de poids faible : entrées de cascade $A<B=0$ , $A=B=1$ , $A>B=0$ .
Cascade : sorties du poids faible → entrées de cascade du poids fort ; le résultat se lit sur le poids fort.
Horloge validée : $CLK$ = impulsions · étape · $Q_{A<B}$ (le comptage s'arrête seul sur la consigne) ; remise à zéro = étape + bouton.
$Q_{A=B}$ fournit la réceptivité « consigne atteinte » ; une sortie inversée donne la condition de poursuite.

Les pièges à vérifier dans ta démarche

Lire le résultat sur le comparateur des unités ; laisser les entrées de cascade en l'air ou mettre $A>B$ à 1 ; comparer en binaire naturel un compteur BCD (58 n'est pas $111010$ sur deux décades) ; oublier la remise à zéro, ce qui rend $A=B$ vrai dès le cycle suivant ; conclure sur le seul quartet de poids faible (piège de 49 face à 58).

Sujet principal

Exercice — étude du circuit de comptage et du circuit de comparaison, dans l'esprit des sessions 2020–2025

1 questionFigure fournieCorrigé masqué

Un vérin électrique pousse une pile de plaques jusqu'au poste de découpe. Un codeur solidaire de la tige délivre une impulsion $C_1$ tous les $2\ \text{mm}$ ; après mise en forme, ces impulsions attaquent un circuit de comptage à deux décades (unités, dizaines) monté en compteur. La course à réaliser est de $116\ \text{mm}$ ; elle est réglée par deux switchers : SW2 (dizaines) et SW1 (unités), codés en BCD.

Deux circuits 7485 (comparateur logique 4 bits), U3 pour les unités et U4 pour les dizaines, comparent le nombre compté $A$ à la consigne $B$ . Extrait du document constructeur : la comparaison commence par les bits de poids fort $A_3/B_3$ ; les entrées de mise en cascade $A<B$ , $A=B$ , $A>B$ ne sont prises en compte que lorsque les quatre bits de $A$ et de $B$ sont égaux.

Le vérin avance pendant l'étape 21 ( $X_{21}=1$ ). Le compteur ne doit recevoir les impulsions que pendant l'étape 21 et tant que la course n'est pas atteinte ; il est remis à zéro par l'étape 20 ou par le bouton RAZ (entrée de remise à zéro active au niveau haut).

1. a. Déterminer le nombre d'impulsions $N$ correspondant à la course demandée.

b. Donner les codes à afficher sur SW2 et SW1. Quel est le modulo du circuit de comptage à deux décades ?

2. Compléter les liaisons des entrées $A_3…A_0$ et $B_3…B_0$ de U3 et de U4, puis celles des entrées de mise en cascade de U3.

3. Compléter la mise en cascade des deux comparateurs pour comparer deux mots de 8 bits. Lequel délivre le résultat final ? Justifier.

4. Compléter le tableau des sorties.

Nombre compté	U3 : A<B	U3 : A=B	U3 : A>B	$Q_{A<B}$	$Q_{A=B}$	$Q_{A>B}$
49	…	…	…	…	…	…
53	…	…	…	…	…	…
58	…	…	…	…	…	…
61	…	…	…	…	…	…

5. Écrire l'équation de l'entrée d'horloge $CLK$ du compteur en fonction de $C_1$ , $X_{21}$ et d'une sortie du comparateur, puis celle de l'entrée de remise à zéro $R$ . Préciser les portes utilisées.

6. Quelle sortie du comparateur sert de réceptivité à la transition 21 → 22 (fin de course) ? Que se passerait-il au cycle suivant si le compteur n'était pas remis à zéro ?

Voir la correction commentéeAprès avoir posé votre démarche

1.a Idée : chaque impulsion correspond à un pas de 2 mm.

N=\dfrac{116\ \text{mm}}{2\ \text{mm}}=58

$N=\boxed{58}$ impulsions.

1.b SW2 : $5=\boxed{0101}$ ; SW1 : $8=\boxed{1000}$ ( $B_3B_2B_1B_0$ ). Deux décades : modulo $10\times10=100$ (0 à 99).

2. Sorties $Q_D,Q_C,Q_B,Q_A$ des unités → $A_3,A_2,A_1,A_0$ de U3 ; celles des dizaines → $A_3…A_0$ de U4. SW1 → $B_3…B_0$ de U3, SW2 → $B_3…B_0$ de U4. U3 est l'étage de poids faible, seul : entrées de mise en cascade $A<B=0$ , $\boxed{A=B=1}$ , $A>B=0$ .

3. Idée : le chiffre des dizaines décide ; les unités ne départagent que des dizaines égales. Sorties $A<B$ , $A=B$ , $A>B$ de U3 → entrées de mise en cascade correspondantes de U4. C'est U4 qui délivre $Q_{A<B}$ , $Q_{A=B}$ , $Q_{A>B}$ : il compare d'abord les dizaines et ne recopie ses entrées de cascade que si les dizaines sont égales.

Nombre compté	U3 : A<B	U3 : A=B	U3 : A>B	$Q_{A<B}$	$Q_{A=B}$	$Q_{A>B}$
49	0	0	1	1	0	0
53	1	0	0	1	0	0
58	0	1	0	0	1	0
61	1	0	0	0	0	1

À 49, U3 voit $9>8$ mais les dizaines $4<5$ imposent $Q_{A<B}=1$ ; à 61, U3 voit $1<8$ mais $6>5$ l'emporte.

5. Idée : l'horloge n'est transmise que pendant l'étape 21 et tant que le nombre compté reste inférieur à la consigne.

CLK=C_1\cdot X_{21}\cdot Q_{A<B}

réalisée par une porte ET à trois entrées ; et $R=X_{20}+\mathrm{RAZ}$ , par une porte OU (entrée active à 1).

6. $Q_{A=B}$ : il passe à 1 quand le compteur atteint 58. À cet instant $Q_{A<B}=0$ bloque l'horloge : même si le codeur délivre encore quelques impulsions (inertie), le compteur reste à 58. Sans remise à zéro, $Q_{A=B}$ serait déjà à 1 au cycle suivant : la transition serait franchie aussitôt et le vérin n'avancerait pas.

Changer d’énoncé, garder le raisonnement

Choisis un seul transfert après le sujet principal. Qu’est-ce qui change ? Quel résultat ou quelle méthode peux-tu réutiliser ? Les autres exercices restent disponibles pour une prochaine séance.

Variantes rencontrées : comparaison des centaines d'un compteur à trois décades à une roue codeuse, après calcul de $N=t/T_H$ (principale 2021) ; décompteur de plaques et deux 7485 en cascade (contrôle 2022) ; deux compteurs comparés, horloges filtrées par les étapes et sortie inversée $\overline{N_1=N_2}$ (contrôle 2020) ; comparateur 4585 commandant un contacteur, $KM_{11}=X_2\cdot(A<B)$ (contrôle 2024) ; comparaison de deux comptages de vitesse (contrôle 2016) ; nombre d'impulsions d'une temporisation (principale 2016). La variable de décision sur une plage de valeurs (drill 5) vient des séries d'exercices de lycée, pas des épreuves nationales.

Exercices d'entraînement — une nuance à la fois

1 Drill ELE-E.1 — compteur diviseur, compteur de colonnes et comparateur 4585 : commande d'un contacteur

Entraînement 01 / 05

Drill ELE-E.1 — compteur diviseur, compteur de colonnes et comparateur 4585 : commande d'un contacteur

1 questionCorrigé masqué

Le chariot d'un magasin automatique se déplace de colonne en colonne. Sa roue codeuse délivre 4 impulsions $C_x$ par colonne franchie. Le circuit U1 (4029, $B/\overline{D}=0$ , $U/\overline{D}=1$ ) compte ces impulsions ; son entrée PL (chargement asynchrone de $P_3…P_0=0000$ , active au niveau haut) le ramène à 0 à chaque colonne, et U3 (4029, même configuration) reçoit une impulsion à chaque cycle complet de U1. Le 4585 (comparateur logique 4 bits) compare les sorties de U3 ( $A$ ) à la colonne demandée $SWX=3$ ( $B$ ). Le contacteur de déplacement vers la droite est $KM_{11}=X_2\cdot Q_{A<B}$ , où $X_2$ est la variable de la tâche de déplacement.

1. Préciser le mode de fonctionnement de U1 et U3 (binaire ou décimal, comptage ou décomptage).

2. Déterminer le modulo de U1 et l'équation de son entrée PL.

3. Compléter le tableau.

Sorties de U3	SWX	$X_2$	A<B	A=B	A>B	$KM_{11}$
0000	3	0	…	…	…	…
0001	3	1	…	…	…	…
0011	3	1	…	…	…	…
0101	3	1	…	…	…	…

4. Combien d'impulsions $C_x$ faut-il, depuis la colonne 0, pour que le chariot s'arrête ?

Voir la correction commentéeAprès avoir posé votre démarche

1. $B/\overline{D}=0$ et $U/\overline{D}=1$ : U1 et U3 sont des compteurs décimaux.

2. Idée : un chargement asynchrone agit dès l'apparition de l'état détecté : on détecte l'état qui suit le dernier état voulu. U1 doit parcourir 0, 1, 2, 3 : modulo $\boxed{4}$ . L'état 4 ( $0100$ ) est le premier où $Q_2=1$ : $PL=Q_2$ ; il ne dure que le temps du chargement.

Sorties de U3	SWX	$X_2$	A<B	A=B	A>B	$KM_{11}$
0000	3	0	1	0	0	0
0001	3	1	1	0	0	1
0011	3	1	0	1	0	0
0101	3	1	0	0	1	0

Ligne 1 : $0<3$ mais $X_2=0$ , le chariot ne bouge pas. Ligne 3 : colonne atteinte, arrêt. Ligne 4 : colonne dépassée, $KM_{11}=0$ (c'est le déplacement vers la gauche qui serait commandé).

4. $3$ colonnes $\times4$ impulsions $=\boxed{12}$ impulsions $C_x$ .

2 Drill ELE-E.2 — deux compteurs comparés : horloges filtrées par étape, remise à zéro et sortie inversée qui relance le cycle

Entraînement 02 / 05

Drill ELE-E.2 — deux compteurs comparés : horloges filtrées par étape, remise à zéro et sortie inversée qui relance le cycle

1 questionCorrigé masqué

Dans le circuit de comptage d'une unité de préparation de biscuits, l'opérateur fixe le nombre $N_1$ de rangées à préparer en appuyant plusieurs fois sur le bouton $S_0$ pendant l'étape initiale ( $X_0=1$ ) : chaque appui incrémente le compteur C1. Pendant l'étape 15, chaque rangée préparée, détectée par $\ell_0$ , incrémente le compteur C2 ( $N_2$ ). Les deux compteurs 4 bits ont une entrée $\overline{\mathrm{LOAD}}$ de chargement asynchrone active au niveau bas (entrées de données à 0000) et pas d'entrée de remise à zéro. Un 7485 (comparateur logique 4 bits) reçoit $A=N_2$ et $B=N_1$ ; sa sortie $A=B$ , suivie d'un inverseur, fournit l'information $\overline{N_1=N_2}$ utilisée par l'étape 15.

1. Écrire les équations des entrées d'horloge $CLK_1$ et $CLK_2$ .

2. C2 doit être remis à zéro par l'étape initiale, C1 par un bouton RAZ. Préciser les liaisons des entrées $\overline{\mathrm{LOAD}}$ .

3. Comment câbler les entrées de mise en cascade du 7485 ?

4. L'opérateur a fixé $N_1=6$ . Compléter le tableau.

$N_2$	A<B	A=B	A>B	$\overline{N_1=N_2}$
0	…	…	…	…
4	…	…	…	…
6	…	…	…	…

5. Quel rôle joue $\overline{N_1=N_2}$ dans le cycle ?

Voir la correction commentéeAprès avoir posé votre démarche

1. Idée : un compteur ne reçoit ses impulsions que pendant l'étape qui l'utilise. $CLK_1=S_0\cdot X_0$ ; $CLK_2=\ell_0\cdot X_{15}$ (deux portes ET).

2. $\overline{\mathrm{LOAD}}$ de C2 ← $\overline{X_0}$ (inverseur) : tant que $X_0=1$ , C2 est maintenu à 0000. $\overline{\mathrm{LOAD}}$ de C1 ← point commun du bouton RAZ relié à la masse et de sa résistance de tirage vers $+V_{CC}$ : un appui charge 0000.

3. Comparateur seul : $A<B=0$ , $A=B=1$ , $A>B=0$ .

$N_2$	A<B	A=B	$\overline{N_1=N_2}$
0	1	0	1
4	1	0	1
6	0	1	0

5. Tant que $\overline{N_1=N_2}=1$ , il reste des rangées à préparer : le cycle reprend une nouvelle rangée. Quand elle passe à 0 ( $N_2=6$ ), la préparation est terminée et le GRAFCET quitte la boucle.

3 Drill ELE-E.3 — comparer deux comptages de 8 bits : fenêtre de comptage, remise à zéro par le niveau bas et cascade des 7485

Entraînement 03 / 05

Drill ELE-E.3 — comparer deux comptages de 8 bits : fenêtre de comptage, remise à zéro par le niveau bas et cascade des 7485

1 questionCorrigé masqué

Une caméra montée sur un chariot suit un coureur. Deux capteurs délivrent chacun, après mise en forme, une impulsion par centimètre parcouru : l'un par le coureur (nombre $N_a$ ), l'autre par le chariot (nombre $N_c$ ). Dans le circuit de comptage, chaque nombre est compté par deux 74191 en cascade (8 bits). Un oscillateur fournit un signal $V_o$ : pendant son niveau haut, qui dure $0{,}1\ \text{s}$ , les compteurs comptent ; pendant son niveau bas, ils sont remis à zéro. On rappelle que le 74191 n'a pas d'entrée CLR et que son entrée $\overline{\mathrm{LOAD}}$ (chargement asynchrone de D C B A) est active au niveau bas.

Deux 7485 (comparateur logique 4 bits) en cascade reçoivent $A=N_c$ et $B=N_a$ ; si $N_c<N_a$ le moteur du chariot accélère, si $N_c>N_a$ il ralentit.

1. Comment relier $\overline{\mathrm{LOAD}}$ et D C B A pour obtenir la remise à zéro pendant le niveau bas de $V_o$ ?

2. Préciser le câblage des entrées de mise en cascade du comparateur de poids faible et la liaison entre les deux comparateurs.

3. Compléter le tableau.

$N_c$	$N_a$	poids faible seul	$Q_{A<B}$	$Q_{A=B}$	$Q_{A>B}$	action
0110 1000	0110 1110	…	…	…	…	…
0110 1110	0110 1110	…	…	…	…	…
0111 0001	0110 1110	…	…	…	…	…

4. Quelle vitesse du coureur correspond à $N_a=110$ ? Jusqu'à quelle vitesse le comptage sur 8 bits reste-t-il valable ?

Voir la correction commentéeAprès avoir posé votre démarche

1. Idée : sans CLR, la remise à zéro est un chargement de 0000. D C B A des quatre circuits à la masse et $\overline{\mathrm{LOAD}}$ $=V_o$ : au niveau bas, chargement permanent de 0000 ; au niveau haut, comptage.

2. Comparateur de poids faible : $A<B=0$ , $A=B=1$ , $A>B=0$ ; ses sorties $A<B$ , $A=B$ , $A>B$ → entrées de mise en cascade du comparateur de poids fort, qui délivre le résultat.

$N_c$	$N_a$	poids faible seul	$Q_{A<B}$	$Q_{A=B}$	$Q_{A>B}$	action
0110 1000	0110 1110	A<B	1	0	0	accélérer
0110 1110	0110 1110	A=B	0	1	0	vitesse maintenue
0111 0001	0110 1110	A<B	0	0	1	ralentir

Dernière ligne : le quartet de poids faible donne $0001<1110$ , mais les poids forts $0111>0110$ décident : $N_c=113>N_a=110$ .

4. $110$ impulsions de $1\ \text{cm}$ en $0{,}1\ \text{s}$ :

v=\dfrac{110\times0{,}01}{0{,}1}=11\ \text{m/s}

Sur 8 bits, $N\le255$ : jusqu'à $\boxed{25{,}5\ \text{m/s}}$ , largement au-dessus d'un sprinteur.

4 Drill ELE-E.4 — logigramme en portes NON-ET seulement : validation de l'horloge et remise à zéro du compteur

Entraînement 04 / 05

Drill ELE-E.4 — logigramme en portes NON-ET seulement : validation de l'horloge et remise à zéro du compteur

1 questionCorrigé masqué

Un circuit de comptage de bouteilles ne doit recevoir les impulsions $H$ que pendant l'étape 31 et tant que le comparateur logique signale $Q_{A<B}=1$ (quantité non atteinte). Il est remis à zéro (entrée active au niveau haut) quand l'étape 30 ou l'étape 34 est active. La carte ne dispose que de circuits 7400 (quatre portes NON-ET à deux entrées chacun).

1. Écrire les équations de l'horloge $CLK$ et de la remise à zéro $R$ .

2. Transformer $CLK$ pour ne faire apparaître que des opérateurs NON-ET à deux entrées et dessiner le logigramme.

3. Même question pour $R$ .

4. Combien de circuits 7400 faut-il ?

Voir la correction commentéeAprès avoir posé votre démarche

1. $CLK=H\cdot X_{31}\cdot Q_{A<B}$ ; $R=X_{30}+X_{34}$ .

2. Idée : une NON-ET dont les deux entrées sont reliées est un inverseur ; deux NON-ET en série donnent un ET.

CLK=\overline{\overline{\overline{\overline{H\,X_{31}}}\cdot Q_{A<B}}}

Porte 1 : $\overline{H\,X_{31}}$ ; porte 2 (entrées reliées) : $H\,X_{31}$ ; porte 3 : $\overline{H\,X_{31}\,Q_{A<B}}$ ; porte 4 (entrées reliées) : $CLK$ . Soit 4 portes.

3. Par De Morgan, $X_{30}+X_{34}=\overline{\overline{X_{30}}\cdot\overline{X_{34}}}$ : deux portes montées en inverseurs puis une NON-ET, soit 3 portes.

4. $4+3=7$ portes, à raison de 4 par boîtier : $\boxed{2}$ circuits 7400 (une porte reste libre).

5 Drill ELE-E.5 — variable de décision sur une plage de valeurs avec deux comparateurs 4 bits

Entraînement 05 / 05

Drill ELE-E.5 — variable de décision sur une plage de valeurs avec deux comparateurs 4 bits

1 questionCorrigé masqué

Dans un tri de caisses, le nombre $A=a_3a_2a_1a_0$ délivré par le circuit de comptage (binaire, 4 bits) doit produire une variable $X=1$ si $5<A\le12$ , et $X=0$ sinon. On dispose de deux circuits 7485 (comparateur logique 4 bits), d'une porte OU (7432) et d'une porte ET (7408).

1. Quelle valeur appliquer aux entrées $B$ de chaque comparateur et quelles sorties utiliser ?

2. Écrire l'équation de $X$ et préciser le câblage des entrées de mise en cascade.

3. Compléter le tableau.

$A$	Comparateur 1 : A>B	Comparateur 2 : A<B	Comparateur 2 : A=B	$X$
0101	…	…	…	…
0110	…	…	…	…
1100	…	…	…	…
1101	…	…	…	…

Voir la correction commentéeAprès avoir posé votre démarche

1. Idée : une double inégalité se découpe en deux comparaisons reliées par un ET. Comparateur 1 : $B=0101$ (5), sortie $A>B$ ( $A>5$ ). Comparateur 2 : $B=1100$ (12) ; $A\le12$ correspond à $A<B$ ou $A=B$ .

X=Q_{1(A>B)}\cdot\left(Q_{2(A<B)}+Q_{2(A=B)}\right)

OU sur les deux sorties du comparateur 2, puis ET avec le comparateur 1. Chaque comparateur est seul : entrées de cascade $A<B=0$ , $A=B=1$ , $A>B=0$ . On peut aussi appliquer $B=1101$ (13) au comparateur 2 et utiliser $A<B$ seul, ce qui supprime la porte OU.

$A$	Comparateur 1 : A>B	Comparateur 2 : A<B	Comparateur 2 : A=B	$X$
0101	0	1	0	0
0110	1	1	0	1
1100	1	0	1	1
1101	1	0	0	0

Les deux bornes se contrôlent sur 5 (exclu) et 12 (inclus).

Relier ce raisonnement au bac

Choisis une filière pour voir les sujets qui étayent ce scénario.

Tu écris. Tu continues.

Où veux-tu aller ?

Comptage à consigne : compteur, comparateurs 4 bits en cascade, équation d'horloge et de validation, décision

Exercice — étude du circuit de comptage et du circuit de comparaison, dans l'esprit des sessions 2020–2025

Changer d’énoncé, garder le raisonnement

Exercices d'entraînement — une nuance à la fois

Drill ELE-E.1 — compteur diviseur, compteur de colonnes et comparateur 4585 : commande d'un contacteur

Drill ELE-E.2 — deux compteurs comparés : horloges filtrées par étape, remise à zéro et sortie inversée qui relance le cycle

Drill ELE-E.3 — comparer deux comptages de 8 bits : fenêtre de comptage, remise à zéro par le niveau bas et cascade des 7485

Drill ELE-E.4 — logigramme en portes NON-ET seulement : validation de l'horloge et remise à zéro du compteur

Drill ELE-E.5 — variable de décision sur une plage de valeurs avec deux comparateurs 4 bits

Relier ce raisonnement au bac

Nombre compté	U3 : A<B	U3 : A=B	U3 : A>B	$Q_{A<B}$	$Q_{A=B}$	$Q_{A>B}$
49	…	…	…	…	…	…
53	…	…	…	…	…	…
58	…	…	…	…	…	…
61	…	…	…	…	…	…

Nombre compté	U3 : A<B	U3 : A=B	U3 : A>B	$Q_{A<B}$	$Q_{A=B}$	$Q_{A>B}$
49	…	…	…	…	…	…
53	…	…	…	…	…	…
58	…	…	…	…	…	…
61	…	…	…	…	…	…

Nombre compté	U3 : A<B	U3 : A=B	U3 : A>B	$Q_{A<B}$	$Q_{A=B}$	$Q_{A>B}$
49	…	…	…	…	…	…
53	…	…	…	…	…	…
58	…	…	…	…	…	…
61	…	…	…	…	…	…