ELE-GÉlectronique numérique (mise en forme, comptage, conversion)

Circuits MSI combinatoires : additionneur BCD avec correction, multiplexeur réalisant une fonction — table, équation, niveaux logiques

Idée directrice

Un circuit MSI combinatoire se lit toujours de la même façon : sa table (document constructeur ou table de vérité) donne la sortie pour chaque combinaison d'entrées, on en tire l'équation simplifiée, puis les niveaux logiques broche par broche. Un 7483 additionne en binaire ; pour rester en BCD, il faut ajouter 0110 dès que la somme d'un chiffre dépasse 9, et c'est ce signal de correction qui fournit la retenue du chiffre suivant. Un multiplexeur recopie sur sa sortie l'entrée de donnée désignée par l'adresse : en câblant ses données à 0, 1 ou à une variable, il réalise n'importe quelle fonction de ses variables d'adresse. Très travaillé dans les séries de lycée, ce thème reste occasionnel à l'épreuve : additionneur BCD en 2019 principale, UAL en 2024 principale, multiplexeur ou démultiplexeur dans quatre sessions sur vingt.

Ce qui aide à reconnaître la démarche

« Donner les mots binaires aux broches suivantes » ; « Déterminer l'équation logique de la retenue » ; « analyser le fonctionnement du circuit 74LS151 et compléter le tableau » ; « Unité arithmétique et logique »

Besoin d’un point de départ ? Voir la méthode

Écrire chaque chiffre en BCD sur 4 bits (poids 8-4-2-1) avant toute addition ; un 7483 additionne en binaire naturel.
Somme brute d'un chiffre supérieure à 9 (codes 1010 à 1111, ou $C_4=1$ ) : ajouter 0110 ; $CR=C_4+\Sigma_4(\Sigma_3+\Sigma_2)$ est aussi la retenue du chiffre suivant.
La retenue d'un chiffre entre sur $C_0$ de l'additionneur du chiffre de poids supérieur ; la retenue du dernier chiffre signale le débordement.
Multiplexeur : $Y=X_i$ avec $i$ la valeur binaire de l'adresse (poids fort en premier) ; pour réaliser une fonction, relier chaque $X_i$ à la valeur de la fonction sur la ligne $i$ de sa table, et la validation à son niveau actif.
Contrôler chaque résultat par le calcul décimal correspondant.

Les pièges à vérifier dans ta démarche

Additionner en binaire deux nombres BCD entiers (37 s'écrit $0011\,0111$ en BCD, pas $100101$ ) ; oublier la correction quand la somme brute vaut 1010 à 1111 alors que $C_4=0$ ; prendre la retenue du second 7483 pour la retenue du chiffre suivant, ou oublier de l'injecter sur $C_0$ des dizaines ; inverser l'ordre des adresses du 74151 ( $C$ est le poids fort) ; laisser $\overline{E}$ au niveau haut, ce qui force $Y=0$ .

Sujet principal

Exercice — dans l'esprit des sujets du bac

3 questionsFigure fournieCorrigé masqué

Dans une unité de mise en bouteilles, une carte électronique totalise les cartons disponibles en fin de poste. Au début du poste, l'opérateur affiche sur deux roues codeuses SW2 (dizaines) et SW1 (unités) le nombre FDS de cartons déjà en stock, codé en BCD. Chaque carton produit délivre, après mise en forme, une impulsion comptée par un circuit de comptage à deux 74192 en cascade (dizaines $Q_8Q_7Q_6Q_5$ , unités $Q_4Q_3Q_2Q_1$ ), qui contient le nombre FNC de cartons produits. La somme FDS + FNC est calculée chiffre par chiffre (figure) :

l'additionneur binaire 4 bits U1 (7483) reçoit les unités de FDS sur $A_4A_3A_2A_1$ et celles de FNC sur $B_4B_3B_2B_1$ , avec $C_0=0$ ; il délivre la somme brute $\Sigma_4\Sigma_3\Sigma_2\Sigma_1$ et la retenue $C_4$ ;
une logique de correction calcule le signal $CR$ ; un second 7483 (U2) ajoute à la somme brute le mot $0\,CR\,CR\,0$ (sa propre retenue $C_4$ n'est pas utilisée) et délivre le chiffre des unités ;
$CR$ est la retenue appliquée à l'entrée $C_0$ de l'additionneur des dizaines U3, suivi de la même logique de correction (signal $CR_d$ ) et de U4.

Un voyant V complète la carte. Il est commandé par un multiplexeur 74151 (8 vers 1 : $Y=X_i$ avec $i=4C+2B+A$ lorsque la validation $\overline{E}=0$ , et $Y=0$ lorsque $\overline{E}=1$ ) dont les adresses reçoivent $C=M$ (1 : ligne en marche), $B=D$ (1 : débordement, $D=CR_d$ ) et $A=P$ (1 : porte du dépôt ouverte).

1. Quel est le modulo du circuit de comptage ? Donner les mots $Q_8Q_7Q_6Q_5$ et $Q_4Q_3Q_2Q_1$ lorsque FNC = 48.

2. L'opérateur a affiché FDS = 37. Donner les mots binaires appliqués aux entrées $A_4A_3A_2A_1$ et $B_4B_3B_2B_1$ de U1.

3. a. Déterminer la somme brute $C_4\,\Sigma_4\Sigma_3\Sigma_2\Sigma_1$ délivrée par U1.

b. Pourquoi ce mot ne peut-il pas être envoyé tel quel au décodeur de l'afficheur des unités ?

4. La correction consiste à ajouter 0110 lorsque la somme d'un chiffre dépasse 9.

a. Compléter le tableau.

Somme (décimal)	8	9	10	12	15	16	19
$C_4$	…	…	…	…	…	…	…
$\Sigma_4\Sigma_3\Sigma_2\Sigma_1$	…	…	…	…	…	…	…
$CR$	…	…	…	…	…	…	…

b. À l'aide d'un tableau de Karnaugh établi pour $C_4=0$ , montrer que $CR=C_4+\Sigma_4\cdot(\Sigma_3+\Sigma_2)$ .

5. Pour FDS = 37 et FNC = 48, donner : la valeur de $CR$ ; le mot appliqué sur les entrées $B$ de U2 ; le chiffre des unités délivré par U2 ; la retenue reçue par U3.

6. Déterminer la somme brute délivrée par U3, le signal $CR_d$ et le nombre affiché. Vérifier par un calcul décimal.

7. a. Toujours avec FDS = 37, l'opérateur relève FNC = 75. Déterminer les chiffres affichés et l'état de $D=CR_d$ .

b. Quelle est la plus grande valeur de FNC que la carte peut totaliser sans débordement ?

8. Le voyant V doit s'allumer dès que la porte du dépôt est ouverte et, lorsque la ligne est en marche, en cas de débordement.

a. Dresser la table de vérité de V en fonction de M, D et P.

b. En déduire les niveaux à appliquer sur les entrées $X_0$ à $X_7$ du 74151, avec $\overline{E}=0$ .

c. Donner l'équation simplifiée de V.

Voir la correction commentéeAprès avoir posé votre démarche

1. Idée : deux décades BCD en cascade. Modulo $10\times10=\boxed{100}$ (de 0 à 99). Pour FNC = 48 : $Q_8Q_7Q_6Q_5=\boxed{0100}$ et $Q_4Q_3Q_2Q_1=\boxed{1000}$ .

2. Unités de FDS : $7$ , d'où $A_4A_3A_2A_1=\boxed{0111}$ ; unités de FNC : $8$ , d'où $B_4B_3B_2B_1=\boxed{1000}$ .

3.a $0111+1000=1111$ sans retenue : $C_4\,\Sigma_4\Sigma_3\Sigma_2\Sigma_1=\boxed{0\ 1111}$ (quinze).

b. Les codes $1010$ à $1111$ n'existent pas en BCD : le décodeur ne sait pas afficher $1111$ . Quinze doit s'écrire « 1 » reporté sur les dizaines et « 5 » sur les unités.

4.a Idée : une somme de deux chiffres BCD et d'une retenue ne dépasse pas 19 ; au-delà de 15, c'est $C_4$ qui porte le poids 16.

Somme	8	9	10	12	15	16	19
$C_4$	0	0	0	0	0	1	1
$\Sigma_4\Sigma_3\Sigma_2\Sigma_1$	1000	1001	1010	1100	1111	0000	0011
$CR$	0	0	1	1	1	1	1

4.b Pour $C_4=1$ (sommes 16 à 19), $CR=1$ toujours. Pour $C_4=0$ , $CR=1$ pour $\Sigma_4\Sigma_3\Sigma_2\Sigma_1$ de 1010 à 1111 :

$\Sigma_4\Sigma_3$ / $\Sigma_2\Sigma_1$	00	01	11	10
00	0	0	0	0
01	0	0	0	0
11	1	1	1	1
10	0	0	1	1

La ligne $11$ donne $\Sigma_4\Sigma_3$ ; le carré des colonnes $11$ et $10$ sur les lignes $11$ et $10$ donne $\Sigma_4\Sigma_2$ . D'où $CR=\Sigma_4\Sigma_3+\Sigma_4\Sigma_2=\Sigma_4(\Sigma_3+\Sigma_2)$ pour $C_4=0$ , et en ajoutant le cas $C_4=1$ :

\boxed{CR=C_4+\Sigma_4\cdot(\Sigma_3+\Sigma_2)}

5. $\Sigma_4=\Sigma_3=1$ , donc $\boxed{CR=1}$ et U2 reçoit $\boxed{0110}$ sur ses entrées $B$ . $1111+0110=1\,0101$ : le chiffre des unités est $\boxed{0101}$ , soit 5 (la retenue $C_4$ de U2 n'est pas utilisée). U3 reçoit la retenue $CR=\boxed{1}$ sur $C_0$ .

6. U3 : $0011+0100+1=1000$ , $C_4=0$ . $\Sigma_4=1$ mais $\Sigma_3=\Sigma_2=0$ , donc $\boxed{CR_d=0}$ : U4 ajoute $0000$ et le chiffre des dizaines est 8. Nombre affiché : $\boxed{85}$ ; en décimal, $37+48=85$ .

7.a Unités : $0111+0101=1100$ (douze), $CR=1$ , $1100+0110=1\,0010$ : chiffre 2, retenue 1. Dizaines : $0011+0111+1=1011$ (onze), $\Sigma_4\Sigma_2=1$ donc $CR_d=1$ , $1011+0110=1\,0001$ : chiffre 1. Les afficheurs montrent $\boxed{12}$ avec $\boxed{D=1}$ : le vrai total, $37+75=112$ , a trois chiffres et la carte n'a pas d'afficheur des centaines ; $D$ signale la centaine perdue.

b. Pas de débordement tant que $\text{FDS}+\text{FNC}\le99$ , soit $\text{FNC}\le\boxed{62}$ (pour 63, le total 100 donne $CR_d=1$ ).

8.a Idée : ranger les lignes dans l'ordre de l'adresse $i=4M+2D+P$ , pour que la colonne V donne directement $X_i$ .

$M$	$D$	$P$	$V$	entrée
0	0	0	0	$X_0$
0	0	1	1	$X_1$
0	1	0	0	$X_2$
0	1	1	1	$X_3$
1	0	0	0	$X_4$
1	0	1	1	$X_5$
1	1	0	1	$X_6$
1	1	1	1	$X_7$

8.b $X_0X_1X_2X_3X_4X_5X_6X_7=\boxed{0\,1\,0\,1\,0\,1\,1\,1}$ : chaque entrée est reliée à la masse (0) ou au $+5\,\mathrm{V}$ (1), et $\overline{E}$ à la masse.

8.c Les quatre lignes $P=1$ se regroupent en $P$ , les lignes $110$ et $111$ en $M\cdot D$ : $\boxed{V=P+M\cdot D}$ .

Changer d’énoncé, garder le raisonnement

Choisis un seul transfert après le sujet principal. Qu’est-ce qui change ? Quel résultat ou quelle méthode peux-tu réutiliser ? Les autres exercices restent disponibles pour une prochaine séance.

Variantes rencontrées : additionneur BCD à deux étages dont on donne les mots aux broches, l'équation de la retenue corrigée et les niveaux logiques (2019 principale) ; UAL 74LS381 dont on choisit l'opération pour que l'écart reste positif (2024 principale, entraînée en ELE-F) ; multiplexeur 74151 ou 74157 intégré à un comptage à consigne (2020 principale, 2025 contrôle, entraînés en ELE-F) ; démultiplexeur 4555 commandant des voyants (2022 principale, entraîné en ALI-B) ; fonction d'un circuit 4514B à identifier (2015 principale). Les séries de lycée y ajoutent l'additionneur complet construit à partir de sa table, la fonction réalisée par un multiplexeur 4 vers 1, l'additionneur/soustracteur à 74283 et 74157 et l'UAL associée aux portes NON-ET : ce sont les exercices d'entraînement de ce scénario, importants en séries mais pas mesurés comme fréquents au bac.

Exercices d'entraînement — une nuance à la fois

1 Drill ELE-G.1 — multiplexeur 4 vers 1 74153 : une porte NON-ET, puis une fonction de trois variables avec une variable sur les données

Entraînement 01 / 04

Drill ELE-G.1 — multiplexeur 4 vers 1 74153 : une porte NON-ET, puis une fonction de trois variables avec une variable sur les données

1 questionCorrigé masqué

Le circuit 74153 contient deux multiplexeurs 4 vers 1. Pour chacun : entrées de données $C_0$ à $C_3$ , adresses communes $B$ (poids fort) et $A$ , validation $\overline{G}$ active au niveau bas ; $Y=C_i$ avec $i=2B+A$ lorsque $\overline{G}=0$ , et $Y=0$ lorsque $\overline{G}=1$ .

Sur une ligne de conditionnement, un circuit de comptage compte les flacons d'un lot et un comparateur logique 7485 fournit $L=1$ quand le lot est complet (nombre compté égal à la taille du lot). Un contrôle de remplissage fournit $R=1$ quand le flacon présent est refusé. En mode automatique ( $M=0$ ), le déviateur $D$ est actionné pour un flacon refusé ou pour évacuer un lot complet ; en mode manuel ( $M=1$ ), il n'est actionné que pour un flacon refusé.

1. Avec $B=b$ et $A=a$ , quels niveaux appliquer sur $C_0$ à $C_3$ et sur $\overline{G}$ pour que $Y=\overline{b\cdot a}$ (fonction NON-ET) ?

2. Dresser la table de vérité de $D$ en fonction de $M$ , $L$ et $R$ .

3. En déduire l'équation simplifiée de $D$ .

4. On réalise $D$ avec un seul multiplexeur 4 vers 1 : $B=M$ , $A=L$ . Pour chaque adresse, exprimer l'entrée de donnée $C_0$ à $C_3$ à relier (0, 1, $R$ ou $\overline{R}$ ).

5. Vérifier le câblage pour $M=1$ , $L=1$ et $R=0$ : quelle entrée est recopiée, et que fait le déviateur ?

Voir la correction commentéeAprès avoir posé votre démarche

1. Table de NON-ET : $Y=1$ pour $ba=00$ , $01$ , $10$ et $Y=0$ pour $ba=11$ . Il faut donc $\boxed{C_0=C_1=C_2=1}$ , $\boxed{C_3=0}$ et $\overline{G}=0$ (validation à la masse).

$M$	$L$	$R$	$D$
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	1

3. Les quatre lignes $R=1$ se regroupent en $R$ ; la ligne $010$ s'ajoute avec $011$ en $\overline{M}\cdot L$ : $\boxed{D=R+\overline{M}\cdot L}$ .

4. Idée : une fois $M$ et $L$ fixés par l'adresse, $D$ ne dépend plus que de $R$ ; on lit chaque paire de lignes de la table.

$M$ ( $B$ )	$L$ ( $A$ )	$D$	donnée
0	0	$R$	$C_0=R$
0	1	1	$C_1=1$
1	0	$R$	$C_2=R$
1	1	$R$	$C_3=R$

Avec $\overline{G}=0$ : $\boxed{C_0=R,\ C_1=1,\ C_2=R,\ C_3=R}$ . Un multiplexeur 4 vers 1 suffit pour une fonction de trois variables.

5. Adresse $BA=11$ , $i=3$ : $Y=C_3=R=0$ . Le déviateur reste au repos : en mode manuel, un lot complet n'est pas évacué et le flacon est accepté, conformément au cahier des charges.

2 Drill ELE-G.2 — additionneur complet : de la table de vérité au logigramme, puis addition de deux mots de 4 bits

Entraînement 02 / 04

Drill ELE-G.2 — additionneur complet : de la table de vérité au logigramme, puis addition de deux mots de 4 bits

1 questionCorrigé masqué

Deux lignes d'emballage ont chacune un circuit de comptage binaire modulo 16 (4 bits). Pour afficher le total, on additionne les deux mots $A=a_3a_2a_1a_0$ et $B=b_3b_2b_1b_0$ avec quatre additionneurs complets en cascade. Un additionneur complet a trois entrées ( $a_i$ , $b_i$ et la retenue entrante $r_i$ ) et deux sorties (la somme $S_i$ et la retenue sortante $r_{i+1}$ ) ; l'étage de poids faible reçoit $r_0=0$ .

1. Dresser la table de vérité de l'additionneur complet.

2. Montrer que $S_i=a_i\oplus b_i\oplus r_i$ et que $r_{i+1}=a_i\,b_i+r_i\,(a_i\oplus b_i)$ .

3. Un demi-additionneur a deux entrées $x$ et $y$ et deux sorties $x\oplus y$ et $x\cdot y$ . Décrire le logigramme de l'additionneur complet réalisé avec deux demi-additionneurs et une porte OU.

4. Les deux circuits de comptage indiquent $A=13$ et $B=11$ . Écrire $A$ et $B$ en binaire, puis donner, étage par étage, les retenues $r_1$ à $r_4$ et les sommes $S_0$ à $S_3$ . Quel mot $r_4S_3S_2S_1S_0$ obtient-on ? Vérifier en décimal.

5. Pourquoi le résultat doit-il être lu sur cinq bits ? Quelle est la plus grande somme possible ?

Voir la correction commentéeAprès avoir posé votre démarche

$a_i$	$b_i$	$r_i$	$S_i$	$r_{i+1}$
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

2. Idée : $S_i$ vaut 1 quand un nombre impair d'entrées vaut 1 ; $r_{i+1}$ quand au moins deux entrées valent 1. Les 1 de $S_i$ forment un damier sur le tableau de Karnaugh (aucun regroupement) : $\boxed{S_i=a_i\oplus b_i\oplus r_i}$ . Pour $r_{i+1}$ , les lignes $110$ et $111$ donnent $a_ib_i$ ; les lignes $011$ et $101$ , où $a_i\ne b_i$ et $r_i=1$ , donnent $r_i(a_i\oplus b_i)$ : $\boxed{r_{i+1}=a_ib_i+r_i\,(a_i\oplus b_i)}$ .

3. Premier demi-additionneur sur $(a_i, b_i)$ : il fournit $a_i\oplus b_i$ et $a_ib_i$ . Second demi-additionneur sur $(a_i\oplus b_i,\ r_i)$ : il fournit $S_i=a_i\oplus b_i\oplus r_i$ et $r_i(a_i\oplus b_i)$ . Une porte OU reçoit $a_ib_i$ et $r_i(a_i\oplus b_i)$ et délivre $r_{i+1}$ .

4. $A=\boxed{1101}$ , $B=\boxed{1011}$ .

étage	$a_i$	$b_i$	$r_i$	$S_i$	$r_{i+1}$
0	1	1	0	0	1
1	0	1	1	0	1
2	1	0	1	0	1
3	1	1	1	1	1

$r_4S_3S_2S_1S_0=\boxed{11000}$ , soit $16+8=24$ ; en décimal, $13+11=24$ .

5. Chaque mot vaut au plus $15$ ; la somme peut atteindre $15+15=\boxed{30}$ , qui ne tient pas sur 4 bits. La retenue $r_4$ est le cinquième bit, de poids 16 : l'ignorer donnerait ici $1000=8$ au lieu de 24.

3 Drill ELE-G.3 — additionneur/soustracteur à 74283 et 74157 : complément à 2 et sens de l'écart lu sur la retenue

Entraînement 03 / 04

Drill ELE-G.3 — additionneur/soustracteur à 74283 et 74157 : complément à 2 et sens de l'écart lu sur la retenue

1 questionCorrigé masqué

Une unité de traitement calcule l'écart entre un nombre $A=a_3a_2a_1a_0$ fourni par un circuit de comptage et une consigne $B=b_3b_2b_1b_0$ . Elle comporte un additionneur 4 bits 74283 (entrées $A$ et $S'=S'_3S'_2S'_1S'_0$ , retenue d'entrée $C_0$ , somme $F=F_3F_2F_1F_0$ , retenue de sortie $C_4$ ), quatre inverseurs 7404 qui fournissent $\overline{b_3}$ à $\overline{b_0}$ , et un quadruple multiplexeur 2 vers 1 74157 : chaque sortie vaut $S'_i=b_i$ si $\overline{A}/B=0$ et $S'_i=\overline{b_i}$ si $\overline{A}/B=1$ . Un même signal $I$ est relié à $\overline{A}/B$ et à $C_0$ .

1. Compléter le tableau.

$I$	$S'_3S'_2S'_1S'_0$	$C_0$	Opération réalisée
0	…	…	$F=$ …
1	…	…	$F=$ …

2. Pour $I=1$ , sachant que $\overline{B}=15-B$ sur 4 bits, montrer que l'additionneur calcule $A-B+16$ . Que devient le terme 16 ?

3. $A=12$ et $B=5$ . Calculer $F$ et $C_4$ pour $I=0$ , puis pour $I=1$ .

4. $A=5$ , $B=12$ et $I=1$ . Calculer $F$ et $C_4$ . Que représente le mot $F$ obtenu ?

5. Que signale la retenue $C_4$ lorsque $I=1$ ? Peut-elle remplacer un comparateur logique pour savoir si le nombre compté a atteint la consigne ?

Voir la correction commentéeAprès avoir posé votre démarche

$I$	$S'_3S'_2S'_1S'_0$	$C_0$	Opération réalisée
0	$b_3b_2b_1b_0$	0	$F=A+B$
1	$\overline{b_3}\,\overline{b_2}\,\overline{b_1}\,\overline{b_0}$	1	$F=A+\overline{B}+1$

2. Idée : complémenter chaque bit revient à retrancher de 1111. Comme $b_i+\overline{b_i}=1$ pour chaque bit, $B+\overline{B}=1111=15$ , donc $A+\overline{B}+1=A+15-B+1=\boxed{A-B+16}$ . Sur 4 bits, le poids 16 sort sur $C_4$ : si $A\ge B$ , $F=A-B$ et $C_4=1$ .

3. $I=0$ : $1100+0101=1\,0001$ , $F=\boxed{0001}$ et $C_4=\boxed{1}$ : $17$ dépasse 15 et le résultat sur 4 bits déborde. $I=1$ : $\overline{B}=1010$ , $1100+1010+1=1\,0111$ , $F=\boxed{0111}=7$ et $C_4=\boxed{1}$ ; en décimal, $12-5=7$ .

4. $\overline{B}=0011$ : $0101+0011+1=1001$ , $F=\boxed{1001}$ et $C_4=\boxed{0}$ . $1001=9=16-7$ : c'est le complément à 2 de 7, c'est-à-dire l'écart $-7$ ; le terme 16 n'a pas été produit.

5. Avec $I=1$ , $C_4=1$ si $A\ge B$ et $C_4=0$ si $A<B$ : la retenue indique le sens de l'écart, comme un comparateur logique dont la sortie $A<B$ vaudrait $\overline{C_4}$ . Elle ne suffit pas pour détecter l'égalité exacte : il faut en plus $F=0000$ , soit $\overline{F_3+F_2+F_1+F_0}=1$ , alors que le 7485 fournit directement la sortie $A=B$ .

4 Drill ELE-G.4 — UAL 74LS381 : opérations logiques, égalité détectée par le OU exclusif et

F_0

en portes NON-ET

Entraînement 04 / 04

Drill ELE-G.4 — UAL 74LS381 : opérations logiques, égalité détectée par le OU exclusif et $F_0$ en portes NON-ET

1 questionCorrigé masqué

Un poste de contrôle vérifie que le code $A=A_3A_2A_1A_0$ lu sur une pièce est égal au code attendu $B=B_3B_2B_1B_0$ . On dispose d'une UAL 74LS381 dont le document constructeur donne, selon les entrées de sélection $S_2S_1S_0$ et la retenue d'entrée $C_N$ :

$S_2S_1S_0$	Opération réalisée
000	$F=0000$
001	$F=B-A-1+C_N$
010	$F=A-B-1+C_N$
011	$F=A+B+C_N$
100	$F=A\oplus B$
101	$F=A$ OU $B$
110	$F=A$ ET $B$
111	$F=1111$

1. Compléter le tableau.

$S_2S_1S_0$	$C_N$	$A$	$B$	$F$
110	0	1011	0110	…
101	0	1011	0110	…
100	0	1011	0110	…
011	0	0101	0110	…
010	1	1001	0011	…

2. On choisit $S_2S_1S_0=100$ . Calculer $F$ pour $A=B=1010$ , puis pour $A=1010$ et $B=1000$ . Montrer que $F=0000$ si et seulement si $A=B$ .

3. En déduire l'équation d'un signal $E_g$ égal à 1 quand les codes sont égaux, en fonction de $F_3$ à $F_0$ , et la porte qui le réalise.

4. Écrire $F_0$ en fonction de $A_0$ et $B_0$ , puis le réaliser uniquement avec quatre portes NON-ET à deux entrées.

5. Un comparateur logique 7485 recevant $A$ et $B$ fournirait directement une sortie $A=B$ . Quelle information donne-t-il en plus, que l'UAL réglée sur $100$ ne donne pas ?

Voir la correction commentéeAprès avoir posé votre démarche

1. Idée : les opérations logiques agissent bit à bit, les opérations arithmétiques sur le nombre entier.

$S_2S_1S_0$	Opération	$F$
110	$1011$ ET $0110$	$0010$
101	$1011$ OU $0110$	$1111$
100	$1011\oplus0110$	$1101$
011	$5+6+0=11$	$1011$
010	$9-3-1+1=6$	$0110$

2. $1010\oplus1010=\boxed{0000}$ ; $1010\oplus1000=\boxed{0010}$ (seul le bit 1 diffère). Chaque $F_i=A_i\oplus B_i$ vaut 0 si et seulement si $A_i=B_i$ : $F=0000$ exactement quand les quatre bits sont égaux, c'est-à-dire quand $A=B$ .

3. $\boxed{E_g=\overline{F_3+F_2+F_1+F_0}}$ : une porte NON-OU à quatre entrées.

4. $F_0=A_0\oplus B_0=A_0\overline{B_0}+\overline{A_0}B_0$ . Idée : partager la porte $N=\overline{A_0B_0}$ . $A_0\cdot N=A_0(\overline{A_0}+\overline{B_0})=A_0\overline{B_0}$ et de même $B_0\cdot N=\overline{A_0}B_0$ . Par De Morgan :

F_0=\overline{\overline{A_0N}\cdot\overline{B_0N}}

Câblage : porte 1, $N=\overline{A_0B_0}$ ; porte 2, $\overline{A_0N}$ ; porte 3, $\overline{B_0N}$ ; porte 4, NON-ET des sorties des portes 2 et 3, qui délivre $F_0$ . Vérification : pour $A_0=B_0=1$ , $N=0$ , les portes 2 et 3 donnent 1 et $F_0=0$ ; pour $A_0=1$ , $B_0=0$ , $N=1$ , porte 2 à 0, porte 3 à 1, $F_0=1$ .

5. Le 7485 indique aussi l'ordre : $A>B$ ou $A<B$ . L'UAL réglée sur $100$ dit seulement « égal » ou « différent » ; le 74LS381 n'a pas de sortie de retenue et, en soustraction ( $S_2S_1S_0=010$ , $C_N=1$ ), $F$ est pris modulo 16 : $3-9$ et $12-2$ donnent tous deux $1010$ . Le sens de l'écart ne se lit donc pas sur $F$ ; c'est un comparateur placé en amont qui fait choisir $A-B$ ou $B-A$ pour que l'écart reste positif.

Relier ce raisonnement au bac

Choisis une filière pour voir les sujets qui étayent ce scénario.

Tu écris. Tu continues.

Où veux-tu aller ?

Circuits MSI combinatoires : additionneur BCD avec correction, multiplexeur réalisant une fonction — table, équation, niveaux logiques

Exercice — dans l'esprit des sujets du bac

Changer d’énoncé, garder le raisonnement

Exercices d'entraînement — une nuance à la fois

Drill ELE-G.1 — multiplexeur 4 vers 1 74153 : une porte NON-ET, puis une fonction de trois variables avec une variable sur les données

Drill ELE-G.2 — additionneur complet : de la table de vérité au logigramme, puis addition de deux mots de 4 bits

Drill ELE-G.3 — additionneur/soustracteur à 74283 et 74157 : complément à 2 et sens de l'écart lu sur la retenue

Drill ELE-G.4 — UAL 74LS381 : opérations logiques, égalité détectée par le OU exclusif et $F_0$ en portes NON-ET

Relier ce raisonnement au bac